This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-273867

(43)Date of publication of application: 08.11.1990

......

(51)Int.CI.

G06F 15/347

(21)Application number : 01-096079

(71)Applicant: SHARP_CORP

(22)Date of filing:

14.04.1989 (72)Invento


(72)Inventor: AKAHA TOSHIO

FUJIMOTO KOJI FUKUDA NAOYUKI

(54) MATRIX ARITHMETIC UNIT

(57)Abstract:

PURPOSE: To reduce the storage quantity and the calculation quantity of a memory by storing data for specifying a zero element or a non-zero element with regard to each element of a matrix, and referring to it at the time of operation. CONSTITUTION: This unit is provided with a first memory 11 for storing data for specifying a zero element or a non-zero element with regard to each element of a matrix shown by a two-dimensional arrangement, a second memory 12 for storing data for showing the contents of the non-zero element of the matrix, and a discriminating means 1 for discriminating whether the element of the matrix is zero or not by referring to the data stored in a first memory 11. In this state, with regard to the element of the matrix which is discriminated not to be zero by the discriminating means 1, the sum of products is derived by multiplying the data stored in a second memory 12 and an element of an input vector. In such a way, in the case of executing an arithmetic processing of a sparse matrix of a large scale, the storage quantity and the calculation quantity of a memory are reduced by a ratio occupied by a non-zero element in a transformation matrix.



⑩日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-273867

Int. Cl.

識別配号

庁内整理番号

❷公開 平成2年(1990)11月8日

G 06 F 15/347

P 7056-5B.

審査請求 未請求 請求項の数 2 (全7頁)

❸発明の名称 行列演算装置

②特 顧 平1-96079

20出 願 平1(1989)4月14日

⑫発 明 者 赤 羽 俊 夫 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

個発 明 者 藤 本 好 司 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発 明 者 福 田 尚 行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

の出 顋 人 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 青山 葆 外1名

明 知言

発明の名称
 行列設算装置

- 2. 特許請求の範囲
- (1) 2次元配列で表わされる行列の各要業に ついて等である要素が等でない要素がを特定する データを俗納する第1のメモリと、

上紀行列の撃でない要素の内容を扱わすデータ を格納する第2のメモリと、

上記第1のメモリに格納されたデータを参照して、上記行列の要素が零であるか否かを特別する 料別手数と、

上記判別手段によって零でないと判別された行列の要素について、上記第2のメモリに格納されたデータと入力ベクトルの要素とを乗算して、機和を求める演算手段を確えたことを特徴とする行列演算装置。

(2) 上紀第1のメモリは、零である受索が連続して並ぶ数を扱わす整数によって零である要素 を特定するデータを搭納することを特徴とする時 水項」に記載の行列設算装置。

3. 発明の詳細な説明

<迎集上の利用分野>

この発明は、零成分を多く含む行列(スパース 行列)とベクトルとの演算に適した行列演算装置 に関する。

<従来の技術>

自然界における現象を計算機を用いてシュミレーションする場合、2次元配列で扱わされる行列を皮換行列として、1次元配列で扱わされるベクトルの1次変換を計算することが多い。例えば、次式(1)、(2)に示すような行列放算が挙げられる。

y=Wx ...(1)

 $v^{\dagger} = u^{\dagger}W$...(2)

ここで、 $x = (x_1, x_2, x_3, \cdots, x_N)^{-1}$ は入力ベクトル、 $v = (y_1, y_3, y_3, \cdots, y_N)^{-1}$ は出力ベクトル、 $W = (W_1)^{-1}$ は一次変換のためのN行M列の変換行列、 $u = (u_1, u_2, u_3, \cdots, u_N)^{-1}$ は入力ベクトル、 $v = (v_1, v_2, v_3, \cdots, v_N)^{-1}$ は出力ベクトル、 $(*)^{-1}$ は行と列を入れ換えた転収行列を示している。

特别平2-273867(2)

従来のベクトルプロセッサなどの行列演算後望は、上記変換行列Wの各要素Wjiを扱わすデータを記憶するメモリと、この要素Wjiと人力ベクトルの要素との複和の計算アルゴリズムを記憶する記憶手段と、この計算アルゴリズムに従って計算する演算手段とを備えて、(1)式の計算のとき出力vj(j=1,2,…,N)を、次式(3)に従って計算するようにしている。

$$y_j = \sum_{i=1}^{M} W_j ix_i \qquad \cdots (3)$$

また(2)式の計算のとき各列の出力 v_i (i=1,2) \cdots M)を、次式(4)に従って計算するようにしている。

$$v_i = \sum_{j=1}^{N} W j i u_j \qquad \cdots (4)$$

なお、これら式(3).(4)の計算を模式的に示すとそれぞれ第16図、第17図のようになる。 <発明が解決しようとする課題>

ところで、上紀行列液算を興実の問題に適用するにあたって、上記変換行列Wの要素Wjjのうち

紀位・計算する無駄が生じていると考えられる。

そこで、この発明の目的は、大規模なスパース 行列演算処理を行なうときにメモリの記憶量と計 算量を低減することができる演算処理装置を提供 することにある。

<採題を解決するための手段>

上紀目的を達成するために、この発明の液算処理を選は、2次元配列で扱わされる行列の各要素について需要素か非需要素かを特定するデータを格納する第1のメモリと、上記行列の非需要素の内容を扱わすデータを格納する第2のメモリと、上記第1のメモリに格納されたデータを参照して、上記行列の要素が零であるか否かを判別する判別を投と、上記判別手段によって零でないと判別された行列の要素について、上記第2のメモリに格納されたデータと入力ベクトルの要素とを頻算して、検和を収める液算手段を備えたことを特徴としている。

また、上記節しのメモリは、容要素が連続して 並ぶ数を表わす整数によって容要素を特定するデ 奪である要素(以下、「零要素」と呼ぶ)の占める間合か大きくなる場合がある。たとえば、神経回路 構のシュミレーションにおいて、一方の神経回路 常子群から受け取りたり、一次の神経回路素子がから受け手側の各素子の出力を入力へを素子の出力を表力の含素子がら受け行列Wとし、送り手側の各素子がら受け行列Wとしたまたの数さくは合の強さ(結合係数)を変換行列Wとしたとといてきるが、この神経回路素子間の結合係数すなるとなって、連に、各素子間の結合係数するものであって、連に、各素子間の結合係数するものであって、連に、各素子間の結合係数であるに、とは特であって、連に、各素子間の結合係数であるに、次であって、連に、各素子間の結合の要素であって、連に、各素子間の結合の要素であって、連に、各素子間の結合の関係であるり場合が多い。この傾向は神経の路網が大規模になるほど強くなる。

このような場合、上紀従来の演算処理装置は、 零でない要素(以下、「非零要素」と呼ぶ)が多い行 列を取り扱う場合と同様に、上紀N行M列の変換 行列Wの各要素WJiをそのままN×M個の実故と してメモリに割り当てて紀憶する必要があり、ま た、上紀行列演算処理1回につき乗算と加算とを N×M回ずつ行なっている。このため、需要素を

ータを格納するのが望ましい。

<作用>

上紀判別手段によって第1のメモリに格納されたデータを参照して、参照した上紀行列の要素が容であるときは、何ら計算を行なうことなく、次の要素の参照を続ける。そして、参照した要素が容でないとき、上紀瀬算手段によって上紀第2のメモリに格納されたデータと、入力ベクトルのこのデータに対応する要素とを乗算する。1つの行または列について、この資和を計算して、出力ベクトルの1つの要素とする。そして、各行または各別について、この計算を行なって、出力ベクトルの全要素を求める。

このように行列旗体処理を行なう場合、例えば上記行列の全要素(N×M個の変数)のうち非常要素の占める割合がk%であるとき、この行列の要素を記憶するための上紀第2のメモリの記憶費は、変数にしてN×M×k/100個分となる。また、上記行列旗体処理1回につき乗算と加算を行なう回数は、それぞれN×M×k/100となる。したがっ

て、非審要素の占める割合が少ない(kが小さい) ときに、上紀行列の要素の記憶器と上記談算処理 の計算像が低減される。

また、上記第1のメモリは、零製業が迎続して 並ぶ数を表わす整数によって零製業を特定するデ ータを格納する場合、零製業が非零要素かの判断 回数が少なくて済み、上記第1のメモリの記憶儀 は、複数にして約N×M×k/100個分となる。し たがって、このkが小さいときに、上記行列の各 要素について零または非零を特定するための記憶 像が低減される。

< 実施例 >

, , 4, ,

以下、この発明の行列尚算装置を図示の実施例により詳細に説明する。

第1図はこの発明の第1の実施例を示している。 この行列設算装置は、CPU(中央設算処理装置) 1と、所定の計算アルゴリズムを記憶するROM 2と、変換行列Wについての情報を記憶する第1 のメモリ1 [および第2のメモリ12と、入力ペクトルx=(x1,…,x1,…,xg)tまたはu=(u1,…,u).

クトルyの各要素ijを扱わすデータを保持可能な 棟和演算パッファ旅用の出力パッファ303およ びこの出力パッファ303の各ギータYTyp(yp = 1,2,…,N)を指すポインタ(指示値yp)307 と、出力ベクトルvの各要素viを表わすデータを保 持可能な使和微算パッファ兼用の出力パッフア3 05およびこの出力パッフア305の各データV T vp(vp=1.2,…M)を指すポインタ(指示値vp) 309とからなっている。なお、第7図中の30 1は、この演算処理装置の機能を説明するために、 例として変換行列Wの各要素W川を2次元配列に よって扱わしたものである。図中、*0*はWji= Oである常要素、"W"はWji≠Oである非常要素 を設わしている。また、piは客製業が行方向に並 ぶ数、qiは非常要素が行方向に並ぶ数を扱わして いる。第2図に示すように、上記第1のメモリー 「は、上記変換行列Wの零要素が選続して並ぶ数 を取わす整数を記憶しているインデックステープ ル401と、このインデックステーブル101の 各データ I Tip(ip= I , 2 .…)を指すポインタ(指

…u_N)(の情報を入力する入力装置 2 1 と、出力ベクトルr=(r₁,…,r_j,…r_N)(またはr=(v₁,…,v_j,…,v_j), …,v_y)(の情報を出力する出力装置 2 2 を備えている。

上紀CPU1は、上紀入力袋園21から入力べ クトルxの各要素を扱わすデータを受けて、上記 第1のメモリ!!および第2のメモリし2を絵服 し、ROM2が記憶する計算アルゴリズムに従っ て、上紀入力ベクトルxまたはuの一次変換を計算 して、出力ベクトルyまたはvを表わすデータを上 紀出力装置22に出力することができる。 第7図 に示すように、上記入力装置21は、入力ベクトル xの各要素xiを扱わすデータを保持可能な入力パッ ファ302およびこの人力パッファ302の各デ ータX T xp(xp=1.2,…,M)を指すポインタ(指 示鉉xp)306と、入力ベクトルuの各要素ujを表 わすデータを保持可能な人力パッファ304およ びこの入力パッファ304の各データUTup(up = 1,2,…N)を指すポインタ(指示値up)308 とからなっている。上記出力装置22は、出力べ

示値ip) 4 0 3 とからなっている。一方、第3図 に示すように、上記第2のメモリ 1 2 は、上記変 使行列Wの非需要素の内容を扱わすデータを順に 協納している係数メモリ 4 0 2 と、この係数メモ リ 4 0 2 の各データWT **p(**p=!.2,...)を指す ポインタ(指示値**p) 4 0 4 とからなっている。

上記インデックステーブル401、係数メモリ 402は、次のようにして作成される。第7回に 示した上記変換行列W301の各行を1行目から 顧に左から右に調べてゆき、非零要素のときその 内容(実数)を扱わすデータを、上記係数メモリ 402に格納する一方、この非零要素の左側に並ぶ 零要素の数piに1を足した整数(pi+1)をnビットのデータで扱わして上記インデックスチーブル 401に格納する(以下、単に「整数を登録する」という)。なお、上記非零要素の左膊が非零要素である場合、pi=0であるため、登録する整数は 1となる。非零要素がqi 優遊ぶときは上記インデックステーブル401には整数1を(qi-1)固続けて登録することになる。各行の行末にきたときは、

特開平2-273867(4)

行本記号delim(delim=2 -1)を登録する。行 本が零要素である場合、この行本の零要素を含む 零要素の並びの数(零要素が並んでおらず、左膊 が非零要素のときは1)を登録するのでなく、行 末記号delimを登録する。ところで、このようにm ビットのデータ(1ワード)で整数を表わす場合、 表わすことができる整数は(2 -1)までであり、 さらに整数(2 -1)を上に述べたように行来記 号delimに使用しているので、結局、1ワードで 扱すことができる整数は(2 -2)までとなって いる。そこで、(2 -2)個以上零要素が並ぶと きは、次のように2ワード以上使ってその数を表 わして登録する。例えば、零要素が並ぶ数をpiと すると、

pi+1=(2 -2)a+b a,bは整数 0≤a 0≤b<(2 -2) と変わせるときは、(a+1)個のワードを使って 表わす。すなわち、a個のワードのデータは(2 -2)とし、最後の1ワードのデータはbとする。 この行列紋算装置は、上紀述べたように、変換行

ータを調べにゅく(S_*)。そして、ステップ S_* に 戻って、再び (T ipが行來記号delinであるかど うかを判別して、行來であれば改行(S_*)して、 さらに、N行まで調べ終わったとき、この演算を 終了する。

入力ペクトルu^tの一次変換式(2)を計算する場合、上記演算と同様の手順によって、第9図に示す計算アルゴリズムに従って計算する。

このように簡算処理を行なうことによって、例えばN行M列の変換行列Wの全要素(N×M個の実数)のうち非零要素の占める割合がk%であるとき、この行列Wの要素を記憶するための上記係数メモリ402の記憶量は、実数にしてN×M×k/100個分となり、一方、上記インデックステーブル40!の記憶量は、整数にして約N×M×k/100個分となる。したがって、非零要素の占める割合が少ない(kが小さいとき)上記変換行列Wの要素の記憶量を低減することができる。また、上記行列前算処理!回につき乗算と加算を行なう回数はそれぞれN×M×k/100回となって、kが

列Wの雰襲素が並ぶ数piと行来記号delinをインデックスとして、次のように演算処理を行なう。

人力ベクトルxの一次変換として式(1)を計算をする場合、第8図に示す計算アルゴリズムに従って計算する。

まず、ステップS,に示すように、各ポインタ403,404,306,307の指示値をそれぞれip,vp,yp=1、xp=0とし、出力バッフア303のデータYTyp(yp=1,…,M)を0とする(即開化)。次に、インデックステーブル401のデータ(Tipが行来記号delia(=2 -1)であるかどうか判別(S,)して、行末であれば改行(S,)する。行末でなければ、行方向向きに!Tip分だけ移動(S,)して、!Tipが最大数(2 -2)であるかどうかを判別(S,)する。最大数であれば、インデックステーブル401の次のデータを調べにゆく(S,)。最大数でなければ、後WT*p×XTxpをYTypに加算(S,)し、係数メモリ404の次のデータを出せるように指示値*pを1つ進めると共に、インデックステーブル401の次のデ

小さいとき計算量を低減することができる。

次に、第2の実施例を説明する。

この 位 算処型装置は、第1の実施例のインデックステーブル401に代えて、第4図に示すインデックステーブル411を備えている。他の構成は第1の実施例と同一である。上記インデックステーブル401と同様に、容要素の並びの数piに1を足した整数(pi+1)を登録する。ただし、行来記号delimを使用せず、零要素が行本から次行の行頭へ続く場合は、行来の零要素の並び数とを足した数に1を加えて登録する。例えば、第7図に示す変換行列W301の1行目の行来と2行目の行頭の場合、整数(ps+ps+1)を登録する。

上記入力ベクトルx.入力ベクトルulの一次変換 式(1),式(2)を計算する場合、それぞれ第10 図、第11図に示す計算アルゴリズムに従って行 なう。なお、簡単のため、各データ、指示値は第 1の実施例と同一記号を使用している(後に述べ る第3、第4の実施例において同様)。第1の実施例に対して時間一手順であるが、式(1)の計算の合、行来を検出するためにまpとMとを比較して、xp>Mならば行が変わったと判断(Sis)して、ypをint(xp/M)だけ進める(Sis)点が異なっている。式(2)の計算の場合、ypを使ってこれを行なう。なお、int(*)は括弧内の式の値の整数部を示している。

次に、第3の実施例を説明する。

この領算処理技量は、第1の実施例のインデックステーブル40~に代えて、第5図に示すインデックステーブル42~を増えている。他の構成は第1の実施例と同一である。上記インデックスチーブル42~は、零要素の並びの数piと別に非容毀素の並びの数qiを登録する。すなわち、非常要素が並んでいる場合、第1の実施例、第2の実施例と異なり、(qi-1)個の整数~をそれぞれ別個に登録するのでなく、1つのデータとして整数qiを登録する。そして、1ワード当たりnビットのうち最上位ビットを、需要素の並びの数piであ

クステーブルに代えて、第6回に示すインデックステーブル431を備えている。他の構成は第1の実施例と同一である。上記インデックステーブル431は、第3の実施例と同様に、需要素の並びの数piと別に非需要素の並びの数piと別に非需要素の並びの数piと別に非需要素の並びの数のいずれかの最大値を行末記号delimとして登録する。なお、行来が需要素または需要素の並びで終わるときは、「または並びの数を登録せず、上記行末記号delimを登録する。

上記入力ベクトルx. 入力ベクトルutの一次度 模式(1)、式(2)を計算する場合、それぞれ第! 4図.第15図に示す計算アルゴリズムに従って 演算処理を行なう。第3の実施例に対して、行来 であるかどうかを行来記号deliaを使用して判断 (San, San)する点のみが異なっている。

なお、第1万至第4の実施例において、変換行列Wの各行を左から右へスキャンしたが、当然ながら、列方向にスキャンしても良い。

<発明の効果>

るか非常要素の並びの数 ${\bf q}$ 1であるかの区別に使用する。 常要素または非常要素が行来から次行の行類へ続くときは、それらの並びの数を足した整数 $({\bf p}_i+{\bf p}_{i+1})$, $({\bf q}_i+{\bf q}_{i+1})$ を登録する。

上記入力ベクトルx、入力ベクトルu^tの一次変換として式(1)、(2)を計算する場合、それぞれ第 L 2 図、類 L 3 図に示す計算アルゴリズムに従って演算処理を行なう。 第 L の実施例および第 2 の実施例に対して略同一手順であるが、 L T i pが需要素または非常要素のいずれを示しているかを判断(S_{**} , S_{**})して、需要素を示しているときは、その敗だけxpまたはypをスキップする点が異なっている(S_{**} , S_{**})。 非常要素を示しているときは、その散だけ入力X T xpと係數W T xpとの複和を計算する(S_{**} , S_{**})。 非常要素を示しているときた、第 2 の実施例と同様に、その途中で行末になったかどうかを、xpまたはxpの値をxmの値と比較して判断する(x**,x**)。

次に、第4の実施例を説明する。 この該算処理装置は、第1の実施例のインデッ

以上より明らかなように、この発明の複算処理 装置は、2次元配列で表わされる行列の各要点に で要要素か非常要素かを特定するデータを格 納する第1のメモリと、上紀行列の非常要素と、 を表わすデータを格納する第2のメモリとして のメモリに格納されたデータを参照する利力を 上紀行列の要素が零であるかかを判別する利別を た行列の要素が零であるかかを判別する れた行列の要素についてるとのメモリ別されたデータと人力べクトルの要素との であれたデータと人力が多要となのでは、 独し、 独し、 独し、 を確し、 を確し、 を確し、 を確し、 を確し、 をできる。 をできる。

また、上記第1のメモリは、零である要素が連続して並ぶ数を表わす整数によって需要素を特定するデータを格納するようにした場合、変換行列の各要素について需要素か非需要素が特定する回数をk%に低減することができ、第1のメモリの

特間平2-273867(6)

紀位量をk%に低減することができる。

4. 図面の簡単な説明

第1回はこの発明の鎮算処理袋屋の構成を示す プロック図、第2図、第4図、第5図および第6 図は上記複算処理袋屋のインデックステーブルを 示す図、第3図は上記複算処理装置の係数メモリ を示す図、第7図は上記複算処理装置の入出力パッ ファ、ポインタと変換行列Wの要素を示す図、第 8図乃至第15図は上記複算処理装置の計算アル ゴリズムを示すフローチャート、第18図および 第17回は従来の演算処理装置による演算を模式 的に示す図である。

1…CPU、2…ROM、11…第1のメモリ、

12…第2のメモリ、21…入力装置、

22…出力装置、301…変換行列W、


303,208…入力パッファ、


303,305…出力パッフア、

401,411,421,481…インデックス テーブル、

402…係数メモリ、

305,307,308,309,403,404…ポインタ。





特閒平2-273867(7)

